

⑯ BUNDESREPUBLIK
DEUTSCHLAND



DEUTSCHES
PATENTAMT

⑯ Patentschrift
⑯ DE 195 08 226 C 1

⑯ Int. Cl. 6:
H 04 M 19/00
H 04 M 3/18
H 04 L 12/10
H 04 L 12/24

Innerhalb von 3 Monaten nach Veröffentlichung der Erteilung kann Einspruch erhoben werden

⑯ Patentinhaber:

Siemens AG, 80333 München, DE

⑯ Erfinder:

Lucioni, Gonzalo, Dr.-Ing., 44795 Bochum, DE;
Sander, Eckhard, Dipl.-Ing., 44267 Dortmund, DE


⑯ Für die Beurteilung der Patentfähigkeit
in Betracht gezogene Druckschriften:

DE 34 46 362 A1
DE 33 12 935 A1

MUSSMAN, H.E. u. SMITH, D.P., »Design
Techniques reduce the size and power of the
subscriber interface to a local exchange«. In:
Zurich-Seminar 1978, B1.1 bis B1.6;
Siemens Datenbuch »IC's for Communication«,
Siemens AG 1989, S. 244-257;

⑯ Verfahren und Anordnung zum Schutz der Speiseschaltung von Kommunikationsendgeräten gegen
Überlastung

⑯ Zur Fernspeisung von insbesondere digitalen Kommunikationsendgeräten (KE) ist eine Gleichspannungsquelle (U) vermittels eines elektronischen Schalters (FET) an die jeweilige Anschlußleitung (ASL) anschaltbar. Für die Ansteuerung des elektronischen Schalters sind zwei sich gegenseitig beeinflussende Steuercircüle (OP, IG1; K1, IG2) vorgesehen, die ihrerseits in ihrer Wirkung von dem fließenden Leistungsstrom bzw. von der über dem elektronischen Schaltmittel (FET) abfallenden Spannung beeinflußt werden. Es wird damit erreicht, daß der Ladevorgang der kapazitiven Last ungestört durchgeführt werden kann, daß eine Dauer-Kurzschlußfestigkeit besteht und eine Strombegrenzung für Dauerlast erfolgt. Stellt sich beim Begrenzungsbetrieb eine durch einen Referenzspannungswert vorgegebene erhebliche Überlastung ein, so wird durch Abschalten des elektronischen Schaltmittels der Speisestromkreis unterbrochen.



1
C 1
6 195 08 226
DE

1
C 1
DE 195 08 226 C 1

Beschreibung

Bei Kommunikationssystemen, in denen die Speiseschaltung Bestandteil der Teilnehmeranschlußschaltungen sind, ist es bekannt, in Verbindung mit der Fernspeisung einen Gleichspannungswandler einzusetzen (Zurich-Seminar 1978, Seiten Bl.1 bis Bl.6) Mit dessen Hilfe wird die Speiseleistung auf das für das betreffende Kommunikationsendgerät erforderliche Maß durch Wahl der Taktfrequenz, mit der die Speisespannung der Speisbatterie getaktet wird, eingestellt. Die auftretende Verlustleistung wird dadurch auf denjenigen Wert reduziert, der im Rahmen der sonstigen Gegebenheiten unvermeidlich ist.

Durch die deutsche Offenlegungsschrift DE 34 46 362 A1 ist eine Schaltungsanordnung zum Schutz einer Teilnehmerspeiseschaltung gegen Überlastung bekannt, bei der in einem Zweig der Teilnehmer-speiseschaltung als Strombegrenzungselement ein elektronisches Schaltmittel liegt, das bei Erreichen eines Grenzwertes des Speisestroms derart angesteuert wird, daß es den Speisestrom begrenzt. Überdauert der Begrenzungsbetrieb eine bestimmte kurze Zeitspanne, dann wird durch Sperren des Schaltmittels der Speisestromkreis unterbrochen. Ein Durchsteuern des Schaltmittels in den Leitzustand ist erst dann wieder möglich, wenn eine zweite längere Zeitspanne verstrichen ist, die zum Abkühlen des elektronischen Schaltmittels ausreicht.

Durch die Anordnung nach der DE-A-33 12 935 wird in bestimmten kurzen Zeitabständen der Stromfluß über die jeweils angeschlossene Teilnehmerleitung abgetastet und einer Analog/Digital-Wandlung unterworfen. Die digitalisierten Abtastwerte werden über eine vorgegebene Zeitdauer aufsummiert und der Summenwert wird mit einem vorbestimmten zulässigen Maximalwert verglichen. Ein Überschreiten dieses Maximalwertes bewirkt dann eine Unterbrechung des Speisestromkreises.

Aus der Druckschrift der Firma Siemens "IC's for Communications", 1989, Seiten 244 bis 257, ist eine Speiseschaltung bekannt, bei der für jede Anschlußleitung ein elektronischer Schalter vorgesehen ist. Dessen Schalteingang ist mit einem Pol der Speise-Gleichspannungsquelle und dessen Schaltausgang mit einer Wicklung des mit der Anschlußleitung verbundenen Übertragers gekoppelt ist. Über den Steuereingang dieses elektronischen Schalters ist die Gleichspannungsquelle mit Hilfe einer Steuerlogik schaltbar. Im Überfall, z. B. bei Kurzschlüssen auf der Anschlußleitung oder im Falle eines unzulässig niederohmigen Nebenschlusses, wird eine bestimmte Überlastprozedur initiiert. Bei dieser Überlastprozedur treten insbesondere in einer kurzen Anfangsphase hohe Verlustleistungen auf, wobei der elektronische Schalter derart zu bemessen ist, daß diese hohen Verlustleistungen nicht zu dessen Zerstörung führen können. Die Dimensionierung des elektronischen Schalters ist demnach auf die Verlustleistung, die bei Kurzschluß auftritt, abgestimmt. Das elektronische Schaltmittel kann also nicht nach den für den Normalbetrieb erforderlichen Eigenschaften ausgewählt werden, sondern es sind Schalter mit demgegenüber erhöhten Eigenschaften notwendig.

Es ist die Aufgabe der Erfindung, bei einer Speiseschaltung auf verschiedene Belastungsfälle in unterschiedlicher Weise zu reagieren und damit gleichzeitig verschiedene Forderungen bei einfacherem Aufbau zu erfüllen.

Diese Aufgabe wird ausgehend von dem im Oberbegriff des Patentanspruches 1 definierten Verfahren durch die im kennzeichnenden Teil des Patentanspruches 1 angegebenen Merkmale gelöst. Darüber hinaus wird diese Aufgabe ausgehend von der im Oberbegriff des Patentanspruches 8 definierten Anordnung durch die im kennzeichnenden Teil dieses Patentanspruches angegebenen Merkmale gelöst.

Der Vorteil des erfindungsgemäßen Verfahrens bzw. der erfindungsgemäßen Anordnung für die Speiseschaltung liegt darin, daß durch zwei voneinander abhängige und in besonderer Weise gestaltete Steuerkreise die Forderung nach einer Dauer-Kurzschlußfestigkeit, nach einer Strombegrenzung für eine Dauerlast und die Forderung für die Ladefähigkeit einer kapazitiven fast innerhalb einer vorgeschriebenen maximalen Ladezeit erfüllt werden. Da die Beeinflussung der beiden Steuerkreise abhängig von den jeweils maßgebenden Kriterien verzögert einsetzt, bleiben kurzzeitige Überbelastungen, die beispielsweise durch die Aufladevorgänge von Kondensatoren beim Anschalten eines Kommunikationsendgerätes hervorgerufen werden, in gleicher Weise wie sonstige nur kurzzeitig andauernde niederohmige Nebenschlüsse oder auch Kurzschlüsse ohne Auswirkung. Durch die Anwendung der Verzögerungsglieder wird aber auch sichergestellt, daß das Regelverhalten insgesamt insofern zeitabhängig ist, als abhängig von der Höhe der Überlastung ein unterschiedlich schnelles Ansprechen erfolgt. Der erste Steuerkreis hat dabei grundsätzlich die Aufgabe, das elektronische Schaltmittel bis zum Einstellen eines eine obere Grenze markierenden konstanten Stromes auf- bzw. zuzusteuern. Dies kann dann beispielsweise auch durch Abschalten des elektronischen Schaltmittels erfolgen. Der zweite Regelkreis stellt eine Sicherung für den ersten Regelkreis insofern dar, als er unter der Voraussetzung eines bereits erreichten konstanten Stromflusses bei der Überschreitung der vorbestimmten Leistungsgrenze für das elektronische Schaltmittel aktiviert wird. Es wird somit verhindert, daß trotz der Erfüllung der Regelaufgabe durch den ersten Regelkreis das elektronische Schaltmittel zerstört wird.

Für die Speiseschaltung sind demnach ein Bereich, in dem kurzzeitige Überlastfälle zugelassen sind, sowie ein Regelbereich, in dem die Speiseschaltung im Grenzfall wie eine konstante Stromquelle arbeitet, vorgesehen. Als dritter Betriebsfall kommt die Abschaltung des elektronischen Schaltmittels hinzu. Aus diesem dritten Betriebsfall kann durch die Einwirkung von erfindungsgemäß an den zweiten Steuerkreis angelegten Prüfsteuer-impulsen erneut in den Regelbereich übergegangen werden. Erfindungsgemäß sind die vorhandenen Referenzspannungen, sowie die für die Verzögerungsglieder gewählten Verzögerungszeiten und die zeitlichen Abstände des zu einer möglichen Wiedereinschaltung dienenden Prüfsignals auf die Eigenschaften bezüglich der möglichen Belastung des elektronischen Schaltmittels abgestimmt. Es wird damit also auch die Erholungszeit des elektronischen Schaltmittels eingehalten. Besonders vorteilhaft wird das elektronische Schaltmittel durch einen nach Art eines geregelten Widerstandes wirkenden Leistungs-Feldeffekttransistors realisiert.

Erfindungsgemäß kann die Durchführung des Verfahrens durch einen integrierten Schaltkreis erfolgen. In diesem sind dann zumindest die genannten Steuerkreise und der Prüfkreis realisiert. Zur Erzeugung der angeprochenen Verzögerungszeiten können anstelle von Widerstands-Kondensatorenengliedern integrierbare

Komparatoren bzw. Zähler herangezogen werden.

Durch die im Anspruch 8 enthaltene Anordnung, die nur einen geringen Aufwand erfordert, können genaue Schaltzeitpunkte für das Erreichen dieser unterschiedlichen Betriebsfälle vorgegeben werden. Es ist eine einfache Einstellung auf die bei einer solchen Speiseschaltung zu berücksichtigenden Erfordernisse möglich. Um den Ladevorgang der kapazitiven Last, beispielsweise beim Anschalten eines Kommunikationsendgeräts an das Kommunikationssystem, ungestört und in relativ kurzer Zeit durchführen zu können, werden die beiden Steuerkreise kurzzeitig ausgeschaltet und somit die Wirkung der Regelschleife und der Abschaltfunktion unterdrückt.

Vorteilhafte Weiterbildungen der Erfindung sind — bezogen auf das erfindungsgemäße Verfahren und die erfindungsgemäße Anordnung — den Unteransprüchen zu entnehmen.

Im folgenden wird die Speiseschaltung, für die erfindungsgemäß ein Schutz gegen Überlastung vorgesehen ist, anhand eines Schaltbildes näher erläutert. Die Figur zeigt die mit der Speisung zusammenhängenden Anteile einer Anschlußbaugruppe SM eines Kommunikationssystems KS. Beispielhaft für die Mehrzahl der an dieses Kommunikationssystem KS angeschlossenen Kommunikationsendgeräte ist ein vorzugsweise digitales Kommunikationsendgerät KE gezeigt, das über eine zweidelige Anschlußleitung ASL mit dem Kommunikationssystem KS verbunden ist. Eine Ader der Anschlußleitung ASL ist mit einem Ende einer ersten Wicklung w1 und die zweite Ader mit einem Ende einer zweiten Wicklung w2 eines Eingangsübertragers Ue verbunden. Eine dritte Wicklung w3 dieses Eingangsübertragers ist Teil von nicht weiter dargestellten Einheiten auf der Anschlußbaugruppe. Grundsätzlich wird diese Wicklung w3 mit den über das Koppelfeld KF des Kommunikationssystems KS übermittelten Sprechwechselströmen beaufschlagt. Das andere Ende der ersten Wicklung w1 ist an den positiven Pol der Speisespannung U (Ground GND) und das andere Ende der zweiten Wicklung w2 ist an den Drain-Anschluß D des als elektronisches Schaltmittel dienenden Leistungs-Feldeffekttransistors FET geführt. Zwischen diesen beiden Enden der ersten und der zweiten Wicklung ist ein Kondensator C3 geschaltet. Dieser Kondensator C3 schließt für das Nutzsignal den Innenwiderstand der Speiseschaltung kurz. In dem Prinzipschaltbild nach der Fig. ist der Source-Anschluß S des Feldeffekttransistors FET mit einem Widerstand R6 verbunden, der seinerseits mit dem negativen Pol der Gleichspannungsquelle U verbunden ist. In durchgeschaltetem Zustand dieses Transistors wird also über diese Source-Drain-Strecke die Versorgungsspannung wirksam an die Anschlußleitung ASL angeschaltet. Die am Widerstand R6 abfallende Spannung stellt also eine dem aktuellen Schleifenstrom LS proportionale Spannung dar. Sie wird unter Einbeziehung eines Integrationsgliedes IG1, das aus den Widerständen R4, R5 und dem Kondensator C1 gebildet ist, dem Eingang E2 eines Operationsverstärkers OP zugeführt. An dessen anderen Eingang E1 liegt die über die Widerstände R1 und R2 an ihrem Teilerpunkt entstehende fest vorgegebene Referenzspannung Uv an. Der Gate-Anschluß G des Leistungs-Feldeffekttransistors FET ist mit dem Ausgang A1 des Operationsverstärkers verbunden. Dieser Operationsverstärker OP bildet mit dem Integrationsglied IG1 einen ersten Regelkreis, durch den abhängig vom Spannungsabfall am Widerstand R6 der Stromfluß auf der Anschlußleitung ASL geregelt wird.

Zwischen dem Drain-Anschluß D des Feldeffekttransistors FET und dem negativen Pol der Gleichspannungsquelle U ist der aus den Widerständen R8 und R7 bestehende Teiler geschaltet. Der an seinem Teilerpunkt auftretende Spannungsabfall ist ein Maß für die jeweils vom Feldeffekttransistor FET aufgebrachte Leistung. Zusammen mit dem Kondensator C2 bilden die Widerstände dieses Spannungsteilers ein Integrationsglied IG2. Die am Teilerpunkt der Widerstände R8 und R7 entstehende Spannung wird über den Eingang E4 dem Komparator K1 zugeführt, an dessen anderem Eingang die Referenzspannung in gleicher Weise wie an dem Eingang E5 des Komparators K2 anliegt. Der Komparator K1 bildet in Verbindung mit dem Integrationsglied IG2 einen zweiten Steuerkreis, der ausgangsseitig den ersten Steuerkreis beeinflußt.

Durch die Integrationsglieder IG1 und IG2 wird erreicht, daß die Auswertung des Spannungsabfalls an R6 und die Auswertung der am Verteilerpunkt der Widerstände R8 und R7 auftretenden Spannung etwas verzögert vorgenommen wird, so daß also kurzzeitige und die vorgegebene Referenzspannungsschwelle überschreitende Erhöhungen zu keiner Abschaltung führen. Solche kurzzeitigen Strom- bzw. Spannungserhöhungen, sind z. B. durch Ladeströme von Kondensatoren verursacht, die in den zugeschalteten Lastkreisen vorhanden sind. Durch den erfindungsgemäßen Regelungsablauf setzt die Regelung durch den Operationsverstärker OP immer dann ein, wenn die aktuell am Meßwiderstand R6 entstehende Spannung US einen höheren Wert als die Referenzspannung Uv annimmt. Über den Ausgang A1 des Operationsverstärkers OP wird in einem solchen Fall die Gate-Elektrode G des Feldeffekttransistors FET angesteuert, wodurch sich der Widerstand dieses Feldeffekttransistors erhöht. Versucht also die Last an der Leitung einen hohen Strom zu ziehen, so wird dieser Feldeffekttransistor immer weiter in seiner Durchlaßfunktion begrenzt. Hat sich ein konstanter Strom eingestellt, so kann im dritten Arbeitsbereich eine Überlastung durch Abschalten des als geregelter Widerstand dienenden Feldeffekttransistors FET verhindert werden. Dies wird durch den Komparator K1 im zweiten Regelkreis bewirkt. Hat sich durch den Regelbereich des ersten Regelkreises ein konstanter Strom über die Leitung eingestellt — am Meßwiderstand R6 entsteht ein diesem Strom proportionaler gleichbleibender Spannungsabfall — so kann eine zusätzliche Überlastung des Feldeffekttransistors durch die Bewertung der über der Source-Drain-Strecke abfallenden Spannung erfolgen.

Die Widerstände R8 und R7, an deren Teilerpunkt die entsprechende aktuelle Spannung bei einer zusätzlichen Überlastung abgegriffen wird, sind so gewählt, daß durch diese Spannung bei Erreichen der Leistungsgrenze des Feldeffekttransistors die Vergleichsspannung Uv überschritten wird. Bei Überschreiten der eingestellten Schwellenspannung wird der Ausgang A2 des Komparators K1 in seinen anderen definierten Zustand geschaltet. Dies bedeutet, daß sein Ausgang niederohmig wird und somit dieses Ausgangspotential dem negativen Wert der Gleichspannungsquelle U entspricht. Der Widerstand R3 wirkt also als Parallelwiderstand zum Widerstand R2. Es wird deshalb der Wert der Referenzspannung Uv wesentlich herabgesetzt. Dies kann so gewählt werden, daß sich durch die Wirkung des dadurch ebenfalls beeinflußten Operationsverstärkers OP ein äußerst geringer Stromfluß einstellt oder daß durch eine entsprechende Ansteuerinformation am Gate des Feldeffekttransistors FET die Leistung des Transistors auf einen Wert abgesenkt wird, der die Leistungsgrenze des Transistors nicht überschreitet.

effekttransistors dieser vollständig gesperrt wird. Es wird also eine sehr schnelle Abschaltung der Gleichspannungsquelle U von der Anschlußleitung ASL und damit auch vom Kommunikationsendgerät KE erreicht. Für eine derartige Abschaltung ist ein sehr eng tolerierter Wertebereich vorzugeben. Die einzelnen Schaltungselemente bzw. Schaltungskomponenten sind bezüglich des ersten Regelkreises und bezüglich des zweiten Regelkreises derart aufeinander abgestimmt, daß in einem Überlastfall der Feldeffekttransistor FET thermisch nicht zerstört wird. Es werden jedoch kurzzeitige Überschreitungen, die ohne schädliche Auswirkungen auf den Transistor sind, ohne Inanspruchnahme der Regelfunktionen zugelassen.

Da die reduzierte Referenzspannung auch dem Komparator K2 zugeführt wird, ist zunächst sichergestellt, daß der Komparator K1 für die Dauer der Überlastsituation, die zu seiner Verriegelung geführt hat, diesen Zustand auch beibehält. Der Sperrzustand des Leistungs-Feldeffekttransistors FET bleibt also solange bestehen, bis durch einen Rücksetzimpuls unter der Voraussetzung des Wegfalls der Überlastsituation der 15 ursprüngliche Zustand wiedergeherstellt wird. Die vorgenommene Abschaltung der Gleichspannungsquelle von der Anschlußleitung ASL kann an andere Einrichtungen, u. a. auch an die zentrale Steuereinheit, realisiert durch den Prozessor P, gemeldet werden. Es können also daraufhin definierte Rücksetz- bzw. Prüfimpulse, die auf den Eingang E6 des Komparators K2 einwirken, abgegeben werden. Unabhängig von einer derartigen 20 Meldung kann auch vorgesehen sein, daß vom Prozessor P derartige Prüfimpulse PI grundsätzlich als wiederkehrende Impulse unabhängig von der aktuellen Situation an den Eingang E6 angelegt werden. Durch diese 25 z. B. periodisch durch den Prozessor P gelieferten Prüfimpulse wird also jeweils ein Versuch der Wiedereinschaltung vorgenommen, unabhängig vom tatsächlich bestehenden Zustand. Ein solcher Versuch führt nur bei nicht mehr bestehendem Überlastfall zum Ziele. Die 30 Wiederholungszeit ist dabei so gewählt, daß bei noch bestehendem Überlastfall in jedem Fall eine Zerstörung 35 des Feldeffekttransistors vermieden wird. Es sind also die Zeitabstände auf die notwendige Abkühlzeit abgestimmt. Die Rückkehr in den ursprünglichen Zustand für die beiden Regelkreise geht einher mit einer vollständigen Entladung der Kondensatoren der Integrationsglieder. Die Rückschaltung in den ursprünglichen Zustand 40 erfolgt aufgrund des am Ausgang A3 des Komparators K2 entstehenden Potentials, das über den Widerstand R9 den Eingang E4 des Komparators K1 beeinflußt. Ist 45 der Überlastfall nicht mehr vorhanden, dann wird aufgrund dieses Prüfbzw. Rücksetzimpulses mit dem geänderten Ausgangspotential des Komparators K1 die Parallelwirkung der Widerstände R3 und R2 aufgehoben, so daß der Wert der Referenzspannung erneut durch die 50 Widerstände R1 und R2 bestimmt wird.

Das im Prinzipschaltbild nach der Figur gewählte Steuerprinzip für die Anschaltung der Gleichspannungsquelle U an die Anschlußleitung ASL kann auch durch eine integrierte Baueinheit realisiert werden. Da 55 insbesondere Kondensatoren in integrierten Schaltungen nur mit einem sehr großen Aufwand realisierbar sind, wird in einem solchen Fall für die Integrationsglieder eine digitale Lösung herangezogen. Das bedeutet, daß beispielsweise die notwendigen Verzögerungen mit Hilfe von Zählern, die mit geeigneten Impulsen beaufschlagt werden, erzeugt werden. Für die drei möglichen wesentlichen Betriebszustände sind durch die integrierte

te Ansteuerschaltung die zulässigen Stromwerte durch eine entsprechende Kennlinie vorgegeben.

Patentansprüche

1. Verfahren zum Schutz der Speiseschaltung gegen Überlastung zum Fernspeisen von Kommunikationsendgeräten, die an ein Kommunikationssystem, insbesondere an ein einen Systemprozessor aufweisendes programmgesteuertes Kommunikationssystem angeschlossen sind, wobei ein elektronisches Schaltmittel (FET) mit seiner Hauptstromstrecke (S-D) im Speisestromkreis liegt und das durch einen Steuerkreis in Abhängigkeit sowohl vom Leistungsstrom als auch von einem Referenzspannungswert auf einen zulässigen Stromwert gesteuert wird, dadurch gekennzeichnet, daß sowohl der genannte Steuerkreis, der als ein erster Steuerkreis (IG1, OP) das elektronische Schaltmittel (FET) im Sinne einer verzögert einsetzenden Strombegrenzung steuert, als auch ein zweiter Steuerkreis (IG2, K1) vorgesehen ist, der abhängig von der am elektronischen Schaltmittel (FET) abfallenden Spannung bei Überschreiten eines vorgegebenen Referenzspannungswertes (Uv) einen den ersten Steuerkreis (IG1, OP) derart beeinflussenden Zustand einnimmt, daß das elektronische Schaltmittel (FET) in seinen eine Gefährdung ausschließenden Betriebszustand wechselt, daß durch ein in einem Prüfkreis wiederkehrend auftretendes Prüfsignal zweite Steuerkreis (IG2, K1) in seinen ursprünglichen Zustand zurückversetzt wird, in dem er lediglich dann verbleibt, wenn der vorgegebene Referenzspannungswert (Uv) am elektronischen Schaltmittel nicht mehr überschritten ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Übergang des zweiten Steuerkreises in seinen geänderten Zustand zeitverzögert (R8, C2) erfolgt.
3. Verfahren nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die Verzögerungszeiten auf die eine thermische Gefährdung des elektronischen Schaltmittels ausschließende Ladezeit der Kapazitäten im Lastkreis abgestimmt sind.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Referenzspannung, die Verzögerungszeiten und die zeitlichen Abstände des wiederkehrenden Prüfsignals auf die Eigenschaften bezüglich der zulässigen Belastung des elektronischen Schaltmittels (FET) abgestimmt sind.
5. Verfahren nach Anspruch 1 oder 4, dadurch gekennzeichnet, daß das jeweilige Prüfsignal durch den zentralen Systemprozessor (P) des Kommunikationssystems initiiert wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das elektronische Schaltmittel durch einen Leistungs-Feldeffekttransistor (FET) gebildet ist.
7. Anordnung zur Durchführung des Verfahrens nach einem der vorhergehenden Ansprüche 1 bis 5, dadurch gekennzeichnet, daß sowohl die genannten Steuerkreise als auch der Prüfkreis in einem integrierten Baustein realisiert ist, wobei die Referenzspannung, die dem Leistungsstromfluß proportionale Spannung sowie die die Belastung des elektronischen Schaltmittels (FET) repräsentierende Spannung über ein Anschlußpin jeweils zuführbar sind.

8. Anordnung zum Schutz gegen Überlastung der Speiseschaltung zum Fernspeisen von Kommunikationsendgeräten, die an ein Kommunikationssystem, insbesondere an einen Systemprozessor aufweisendes programmgesteuertes Kommunikationssystem angeschlossen sind, wobei ein elektronisches Schaltmittel (FET) mit seiner Hauptstromstrecke (S-D) im Speisestromkreis (LS) liegt und über dessen Steuereingang (G) der Leitungsspeisestrom steuerbar ist, dadurch gekennzeichnet, daß das elektronische Schaltmittel durch einen Leistungs-Feldeffekttransistor (FET) gebildet ist, daß dessen durch den Gateanschluß bestimmte Steuereingang (G) mit dem Ausgang eines in Verbindung mit einem Integrierglied (IG1-R4, R5, C1) einen ersten Steuercircus bildenden Operationsverstärker (OP) verbunden ist, dessen einer Eingang (E1) mit dem Teilerpunkt eines die Referenzspannung (Uv) bestimmenden Spannungsteiler (R1, R2) und dessen anderer Eingang (E2) mit der dem Leitungsspeisestromfluß (LS) proportionalen Spannung beaufschlagt wird, daß ein zweiter Steuercircus durch einen Komparator (K1) und ein Integrierglied (IG2-R8, C2) gebildet ist, das mit dem den Schaltausgang des Leistungs-Feldeffekttransistors (FET) bestimmenden Drain-Anschluß (D) gekoppelt ist und über das der eine Eingang (E4) des Komparators (K1) mit einer die Spannung über der Hauptstromstrecke (Drain-Source-Strecke D-S) repräsentierenden Spannung und der andere Eingang (E3) mit der Referenzspannung beaufschlagt wird.

9. Anordnung nach Anspruch 8, dadurch gekennzeichnet, daß jeweils ein Eingang des Operationsverstärkers (OP-Eingang E1) und der Komparatoren (K1, K2-Eingänge E3 bzw. E5) auf den Teilerpunkt eines Spannungsteilers (R1, R2) geschaltet ist, daß ein Eingang (E4) des den ersten Steuercircus beeinflussenden Komparators (K1) mit dem Teilerpunkt eines Spannungsteilers (R8, R7) der die am Leistungs-Feldeffekttransistor (FET) abfallende Spannung teilt, verbunden ist.

10. Anordnung nach Anspruch 8, dadurch gekennzeichnet, daß aufgrund des Ausgangssignals (Ausgang A2 von K1) des Komparators bei Überschreiten des Referenzspannungswertes durch den am Schaltausgang (Drain-Anschluß D) des Leistungs-Feldeffekttransistors (FET) entstehenden Spannungswert der Teilerwiderstand (R2) des aus den Widerständen (R1, R2) bestehenden Spannungsteiles niederohmig (Widerstand R3) überbrückt wird, so daß durch die damit erfolgte Herabsetzung des Referenzspannungswertes der Leistungs-Feldeffekttransistor (FET) über den Ausgang des Operationsverstärkers (OP) in seiner Durchlaßfunktion begrenzt wird.

11. Anordnung nach einem der Ansprüche 9 bis 10, dadurch gekennzeichnet, daß der eine Eingang (E4) des dem zweiten Steuercircus zugeordneten Komparators (K1) mit dem Ausgang des Komparators (K2) gekoppelt ist, der seinerseits mit einem Prüfimpuls (PI) wiederkehrend beaufschlagt wird, wodurch sowohl das Integrierglied (IG2-D8, C2) und der durch den Komparator (K2) ausgangsseitig (A3) angesteuerte weitere Komparator (K1) jeweils in den ursprünglichen Ausgangszustand gebracht wird, indem er lediglich bei nicht mehr vorhandenem Überlastfall verbleibt.

12. Anordnung nach Anspruch 11, dadurch gekenn-

zeichnet, daß die Wiederholungszeit der Prüfimpulse über der thermischen Erholungszeit des Leistungs-Feldeffekttransistors (FET) liegt.

13. Anordnung nach den Ansprüchen 11 und 12, dadurch gekennzeichnet, daß die Abgabe des Prüfimpulses (PI) durch den Systemprozessor (P) initiiert wird.

14. Anordnung nach einem der Ansprüche 8 bis 13, dadurch gekennzeichnet, daß die Speisespannungsquelle (U) über die Wicklungen (w1, w2) eines jeweils mit der Anschlußleitung (ASL) verbundenen Eingangsübertagers (Ue) mit Hilfe des Leistungs-Feldeffekttransistors (FET) derart angelegt wird, daß die Speisespannungsquelle (U) über einen Widerstand (R6) mit dessen Sourceanschluß (S) verbunden ist, an dem die dem Leitungsspeisestrom (LS) proportionale Spannung abfällt und daß dessen Drain-Anschluß (D) mit einer Wicklung (w2) des Eingangsübertragers (Ue) verbunden ist.

15. Anordnung nach Anspruch 14, dadurch gekennzeichnet, daß die an dem Widerstand (R6) abfallende Spannung durch die Wirkung des Integrationsgliedes (IG1) kurzzeitig verzögert dem Eingang (E2) des Operationsverstärkers (OP) zugeführt wird.

Hierzu 1 Seite(n) Zeichnungen

